PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-107036

(43)Date of publication of application: 19.04.1990

(51)Int.CI.

H04L 7/02

H03K 5/00

(21)Application number: 63-261827

(71)Applicant: NEC CORP

(22)Date of filing:

17.10.1988

(72)Inventor: KOIZUMI YOSHIAKI


(54) BIT PHASE SYNCHRONIZING CIRCUIT

(57)Abstract:

PURPOSE: To obtain bit phase synchronization with use of a clock at the same frequency as that of the device clock by making digital data three-phased, sampling them by means of the single-phased clock, and controlling them so that three outputs may be synchronized.

CONSTITUTION: The data inputted from a terminal 1 are waveform—shaped by a schmidt trigger gate 2, made into four—phased by serially connected delay gates 5 to 7, pass through one of the channels of a 4–1 selector 8, and they are made into three—phased by serially connected delay gates 9 and 10. The three—phased data are sampled by the single—phased clock respectively by means of D—type flip flops 11 to 13, and the outputs are inputted through exclusive circuits 14 and 15 and an AND circuit 16 to two—bit up/down binary counter 17, the 4–1 selector 8 is controlled, and the

feedback is executed until the synchronization is obtained. Thus, the bit phase synchronization can be obtained by using the clock at the same frequencies as those of a data bit rate.



[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]


[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



⑩特許出願公開。

公開特許公報(A) 平2-107036

®Int. CI. 5

識別記号

庁内整理番号

❸公開 平成 2年(1990) 4月19日

H 04 L H 03 K 7/02

K 7631-5 J

H 04 L 7/02

6914-5K

審査請求 未請求 請求項の数 1 (全 4 頁)

会発明の名称

ピット位相同期回路

日本電気株式会社

②特 願 昭63-261827

願 昭63(1988)10月17日 22出

@発

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

②代 理 人 弁理士 内 原

細

1. 発明の名称

ピット位相同期回路

2. 特許請求の範囲

同一の基準タイミング信号によりディジタル信 号処理を行なり複数のディジタル装置間における 入力ディジタル信号の投受に際してピット位相同 期をとるピット位相同期回路において、データ入 力端子に直列に接続されそれぞれ第1の遅延時間 を有する 2"-1 段の選延ゲートと、この 2"-1 段 の遅延ゲートの各段からのデータの1つをデータ の遅延順と制御入力であるnヒットパイナリの値 の降順とを対応して選択する 2-1 セレクタと、・ との2"-1"セレクタの出力に直列に接続されそれ。 ぞれ第2回選延時間を有方る2段の選延ゲートと、 との2段の異弧ゲートの第1段目の遅延ゲートへ. の入力データ、第2段目の遅延ゲートへの入力デ ータおよび第2段目の遅延ゲートの出力データの

それぞれをサンプリングする第1,第2かよび第 3 の D 形フリップフロップと、カウント出力によ り前記 2"-1セレクタに制御入力を与えるエピッ トアップダウンパイナリカウンタと、クロック出 力端子と前記第1,第2および第3のD形フリッ ブフロップと n ピットアップダウンパイナリカウ ンタとに共通のクロックを与えるクロック出力回 路と、前配第1および第2のD形フリップフロッ ブのそれぞれの出力の論理値が異なっているとき、 は前記n ピットアップダウンパイナリカウンタを ダウンモードにし、前記第2かよび第3のD形フ リップフロップのそれぞれの出力の論理値が異な っているときは前記nピットアップダウンパイナ -リカウンタをアップモードにし、前配第1、第2 および第3のD形プリップフロップのそれぞれのと 出力の論理値が共に同じておるどきは前記ロビッツ トアップダウンパイナリカウンタを同期モードとこ してカウント動作を停止させる論理回路とを有す。 ることを特徴とするピット位相同期回路。

3. 発明の詳細な説明 ***

(産業上の利用分野)

本発明はビット位相同期回路、特に装置のクロックと周波数が一致していて、ビット位相が任意な入力データを扱うディンタル伝送装置およびディンタル処理装置のために、入力データを装置のクロックの位相に同期化して出力するビット位相同期回路に関する。

〔従来の技術〕

従来、この種のビット位相同期回路は、データビットレートよりも高い周波数のクロックを用いて、1ビット外の期間をさらに細分化し、データの変化点が細分化された期間のどの区間にあるのかを判定して、データラッチのための最適位相を決定する方式を採用している。

[発明が解決しようとする課題]

上述した従来のビット位相同期回路は、クロック伝送の速度が、データ伝送の速度の数倍の早さ となるため、データ伝送路に必要とする伝送帝城 とクロック伝送路に必要とする伝送帝城とに大き

プリングする第1 , 第2をよび第3のD形プリッ プフロップと、カウント出力により前記 2ⁿ-1 セ レクタに制御入力を与えるnピットアップダウン バイナリカウンタと、クロック出力端子と前配第一 1 , 第2 および第3のD形フリップフロップとn゚ ビットアップダウンパイナリカウンタとに共通の゛ クロックを与えるクロック出力回路と、前記第1 および第2のD形フリップフロップのそれぞれの 出力の論理値が異なっているときは前記のビット アップダウンパイナリカウンタをダウンモードに し、前記第2かよび第3のD形フリップフロップ のそれぞれの出力の論理値が異なっているときは 前記のピットアップダウンパイナリカウンタをア , ブモードにし、前記第1,第2および第3のD. 形フリップフロップのそれぞれの出力の論理値が必 共に同じてあるときは前記。ヒットアップダウング バイナリカウンタを同期モードとしてカウント動 作を停止させる論理回路とを有することにより構 成される。

(実施例)

な船たりが生じ、クロック伝送路を構成するため に必要な印刷配線回路,コネクタ,同軸ケーブル には特性インピーダンスを高精度に整合させた特 さ相が任意 殊な部品が必要となる欠点がある。

〔課題を解決するための手段〕 ^

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例の回路図である。クロック入力端子3から入ったクロック信号は、規定された立上り,立下り時間を保証するために、シュミットトリガゲート4により波形整形され、 D形フリップフロップ11,12,13かよび第1級の真理値表の動作を行なう2ビットアップダウンパイナリカウンタ17のクロック入力(CLK)に与えられ、さらにクロック出力端子18に出力される。

データ入力端子 1 から入ったデータは、シュミットトリガゲート 2 により波形整形され、波形整形されたデータはそれぞれ遅延時間 1 を持ち直列に接続された選延ゲート 5 , 6 , 7 によって、4 相化された A。, A 1 , A 2 , O データとして出力される。この4 相化された データは第2 表の、真理値表の動作を行なり4 - 1 セレクタ 8 の何れ、か一つの経路を通り、選延時間 1 1 を持ち直列に接続された遅延ゲート 9 , 1 0 によって 3 相化された D I 1 , D I 2 , D I 2 のデータとして出力さ

第 1 表

	入	動作		
sync	Q / D	CLK	Q_A, Q_B	300 IP
L	н	7 -		カウントアップ
L	ட	٠	_	カウントダウン
н	x		Q_A , Q_B	ホールド

第 2 娶

7	出力	
8.	ខរ	х
0	0	Αo
0	1	Aı
1	0	Α,
1	1	Α,

れる。この3相化されたデータはそれぞれD形フリップフロップ11,12,13によって1相の クロックでサンブリングされ、D形フリップフロップ11と12との出力はイクスクルーンブ回路 14で比較され、D形フリップフロップ12と13 との出力はイクスクルーンプ回路15で比較され、

との出力が同じなら、 sync 入力には論理 L レベルが入力され、 U / D 入力に論理 L レベルが入力されてデータを進ませるように 4 - 1 セレクタ 8 を制御する。そして同期がとれるまで、 このフィートパックが行なわれる。また、 3 つの D 形フリップフロップ 1 1 , 1 2 , 1 3 の比較結果は 1 クロックサイクルで比較されるので、 きわめて速い動作が可能である。

第2図は第1図の主要点における放形図で、D 形フリップフロップ11,12,13のデータ入 力端子Dの入力データDI,,DI,,DI,、シ ュミットトリガゲート4の出力クロックCLK よびデータ出力端子19の出力の位相関係を示している。

遅延時間 t 1 , t 1 の目安は、クロックのサイク
ルタイムを工 , ライズタイムの最大値を transaco
フリップフロップのセットアップタイムを t 1 , ホールドタイムを t h とすると、

T / 2 < 3 t i (全可変型延時間) < T - t rmax (t i i t t t b の大きい方) < t i < T / 2 - t rmax それらの比較ノア出力の論理検がアンド回路 1 6 でとられる。このアンド回路 1 6 の出力は 2 ピットアップダウンパイナリカウンタ 1 7 の sync 入力に与えられ、イクスクルーシブ回路 1 5 のオア出力が 2 ピットアップダウンパイナリカウンタ 17 のU / Dに与えられている。

以上の構成により、同期がとれている場合は sync 入力に論理Hレベルが入力されて、2ビットアップダウンパイナリカウンタ17をホールトし、4-1セレクタ8のセレクト信号を固定して、ピット位相同期化された信号がデータ出力端子19から出力される。

同期がとれていない場合は sync 入力に論題 L レベルが入力され、 D形フリップフロップ 1 2 と 1 3 との出力が違っていれば、 U / D 入力に論理 H レベルが入力されて、 2 ビットアップをついた、 データを選らせるように 4 - 1 セレクタ 8 が制御される。また D形フリップフロップ 1 2 と 1 3 との出力が違っていて、 D形フリップフロップ 1 2 と 1 3

であるが、相乗平均をとり標準値 $T_{1\,typ}$, $T_{2\,typ}$ を求めると、

 $t_{1 \text{ typ}} = \sqrt{T/18 \cdot (T - t_{\text{rmax}})}$

 $t_{2\,typ}$ = $\sqrt{(\,t_{\,o}\,\pm\hbar t\,t_{\,b}\,$ の大きい方 $)\cdot(T/2-t_{\,rma\,x})}$ とこで、 $T=6.4\,$ ns , $t_{\,rma\,x}$ = $0.4\,$ ns , $t_{\,o}=0.3\,$ 5 ns , $t_{\,b}=0.1\,$ 5 ns とすると、

t_{1 typ} = 1,5 ns , t_{2 typ} = 0.99 ns となる。

1 段当りのゲート選延時間として0.24 n s のものを使りとすると、可変用の選延ゲート5 , 6, 7 はそれぞれゲート6 段直列、固定された遅延ゲート9 , 1 0 はそれぞれゲート4 段直列とすれば はい。また、最大値と最小値との比は1, では (T-1 rmax)/(T/2)=1.875、1 g では (T/2-1 rmax)/T。=8 となり、しSI内の遅延時間のばらつきでも実現可能である。

また、D形フリップフロップ 1 1 , 1 2 , 1 3 のリセット B , セット S を使用すれば、制御回路のテストが出来る。

たか、設定分解能を上げるために 2 ビットアッ

ブダウンパイナリカウンタ17をnビットアップダウンカウンタにし、4-1 セレクタ8を2ⁿ-1 セレクタにすることもできるが、ビット同期がとれるまでに要する時間等が長くなるので、実用的な最適値が存在する。nビットアップダウンカウンタと2ⁿ-1 セレクタとを組合せ、ビット位相同期をとるために必要な最大クロック数は2ⁿ⁻¹ でる。

(発明の効果)

の長距離伝送を除けば、データの授受によるジャクは殆んど±0.1 U I (Unit Interval . 1 ビット期間)以下であり、本発明では0.5 U I 未満の禁止領域まで許容できるので、これらのディジタル装置間のデータのビット位相同期回路に利用することができる効果がある。

また構成要素が何れもモノリシック化が可能な 素子であるので、IC化により容易に超小型にす ることができる利点がある。

4. 図面の簡単な説明

第1図は本発明の一実施例の回路図、第2図は 第1図の主要部の波形図である。

1 ……データ入力端子、2 ,4 ……シュミットトリガゲート、3 ……クロック入力端子、5 ,6,7 ,9 ,10 ……遅延ゲート、8 ……4 -1 セレクタ、11 ,12 ,13 …… D形フリップフロップ、14 ,15 ……イクスクルーシブ回路、16 ……アンド回路、17 ……2 ピットアップグウンパイナリカウンタ、18 ……クロック出力端子、19 ……データ出力端子。

